

(11)Publication number:

11-015436

(43) Date of publication of application: 22.01.1999

(51)Int.CI.

G09G 3/28

(21)Application number: 09-270222

(71)Applicant: PIONEER ELECTRON CORP

(22)Date of filing:

02.10.1997

(72)Inventor: KOBAYASHI KENICHI

(30)Priority

Priority number: 09113189

Priority date : 30.04.1997


Priority country: JP

(54) PLASMA DISPLAY PANEL DRIVING DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To improve manufacturing yield by supplying row electrode driving pulses and pixel data driving pulses having timings and amplitudes of rising and falling edges suitable for individual plasma display panels(PDPs) to enhance display characteristics of PDPs and to adjust them to proper states every

SOLUTION: A pixel data pulse generating circuit 12 generates pixel data pulses(DPs) corresponding to respective pixel data to be supplied from an output processing circuit 6 to impress them on column electrodes D1-Dm of a PDP11. A manual adjusting means 13 manually adjusts generation timings of timing signals to be outputted from a read-out timing generating circuit 7. Thus, row electrode driving pulses and/or pixel data pulses suitable for individual PDPs are adjusted so as to be outputted from a row electrode driving pulse generating circuit 10 and/or the pixel data pulse generating circuit 12 by shifting rising edges and/or falling edges of row electrode pulses and/or pixel data pulses.



LEGAL STATUS

[Date of request for examination]

13.06.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

BEST AVAILABLE COPY

THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-15436

(43)公開日 平成11年(1999)1月22日

(51) Int.Cl.*

G 0 9 G 3/28

٨,

饑別記号

FI

G09G 3/28

N

審査請求 未請求 請求項の数3 OL (全 9 頁)

(21)出願番号

特願平9-270222

(22)出顧日

平成9年(1997)10月2日

(31)優先権主張番号 特願平9-113189

(32)優先日

平9 (1997) 4月30日

(33)優先権主張国

日本 (JP)

(71)出願人 000005016

パイオニア株式会社

東京都目風区目黒1丁目4番1号

(72)発明者 小林 謙一

山梨県中巨摩郡田富町西花輪2680番地 パイオニア株式会社甲府プラズマパネルセン

ター内


(74)代理人 弁理士 小橋 信淳

(54) 【発明の名称】 プラズマディスプレイパネルの駆動装置

(57)【要約】

【課題】 PDPの大画面化または高精度化を図った場合でも、個々のパネル毎に表示特性を調整して動作電圧の不安定化及び表示特性の悪化を防止する。

【解決手段】 行電極駆動パルス及び/又は画素データ パルスの立ち上がりエッジのタイミング及び/又は立ち 下がりエッジのタイミングと、を手動調整する手動調整 手段13を設ける。



【特許請求の範囲】

【請求項1】 複数の行電極対と、前記行電極に交差して互いに平行に配列された複数の列電極と、前記行電極対に行電極駆動パルスを供給する第1駆動手段と、前記列電極に画素データパルスを供給する第2駆動手段を少なくとも備えたプラズマディスプレイパネルの駆動装置であって、

前記行電極駆動パルス及び/又は画素データパルスの立ち上がりエッジのタイミング及び又は立ち下がりエッジのタイミングを手動調整する調整手段を設けたことを特徴とするプラズマディスプレイパネルの駆動装置。

【請求項2】 前記行電極駆動バルスは、全画素を一斉に初期化するために前記行電極対に印加されるリセットパルス、前記行電極対の一方に順次印加される走査バルス、前記行電極対に一斉に印加される放電維持パルスとを含むことを特徴とする請求項1記載のプラズマディスプレイパネルの駆動装置。

【請求項3】 複数の行電極対と、前記行電極に交差して互いに平行に配列された複数の列電極と、を少なくとも備え、前記行電極対に全画素を一斉に初期化するためのリセットパルスを印加するリセット期間と、前記行電極対の一方に走査パルスを印加すると共に前記列電極に画素データパルスを印加して点灯画素及び消灯画素を選択するアドレス期間と、前記行電極対に放電維持パルスを印加して前記点灯画素及び消灯画素を維持する維持放電期間と、を用いて表示を行うプラズマディスプレイパネルの駆動装置であって、

前記リセットパルス、走査パルス、画素データパルス及び放電維持パルスの内の少なくとも1のパルスの立ち上がりエッジのタイミング、立ち下がりエッジのタイミング、パルス幅及び振幅の内の少なくとも1つを手動調整する調整手段を設けたことを特徴とするプラズマディスプレイパネルの駆動装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、マトリクス表示方式の交流(AC)型のプラズマディスプレイパネル(PDP)の駆動装置に関する。

[0002]

【従来の技術】近年、表示装置において表示画面の面積を増大させる傾向にある。これに伴って表示装置全体が大型するため、表示装置を薄型とする(厚さを減少させる)対策を講じる必要が生じてきている。このような薄型化を図る対策は、種々考えられ、近時、実際に提供されてもいる。その1つにACPDP(交流型プラズマディスプレイ)が知られている。

【0003】上記ACPDPは、列電極及び列電極と直交し、一対にて1行(1走査ライン)を構成する行電極を備えている。これら列電極及び行電極対各々は放電空間に対して誘電体層で覆われており、列電極及び行電極

対の各交点に放電セルが形成されている。

【0004】図8は、係るACPDPの従来の各種駆動パルスの印加タイミングを示す図である。この図8において、先ず、負極性のリセットパルスRPxを全ての行電極X1~Xnに印加すると同時に、正極性のリセットパルスRPyを全ての行電極Y1~Ynの各々に印加する。係るリセットパルスの印加により、全ての放電セルに放電が生じ、荷電粒子が発生し、放電終了後各放電セルに壁電荷が蓄積形成される(一斉リセット期間)。

【0005】次に、各行毎の画素データに対応した画素データパルスDP1~DPnを順次、列電極D1~Dmに印加する。この画素データパルスDP1~DPn各々の印加タイミングに同期して、走査パルス(選択消去パルス)SPを行電極Y1~Ynへ順次印加して行く。この際、係る画素データパルスDP及び走査パルスSPが各列電極及び行電極に同時に印加された放電セル(消灯面素)にのみ、放電が生じ、上記一斉リセット期間にて形成された壁電荷が消去される。一方、走査パルスSPが印加されたものの画素データパルスDPが印加されない放電セル(点灯画素)では、上述のような放電は生じないので、上記一斉リセット期間にて形成された壁電荷はそのまま残留する。このように各放電セルの壁電荷は、画素データに応じて選択的に消去され、点灯画素及び消灯画素が選択される(アドレス期間)。

【0006】次に、正極性の放電維持パルスIPxを行電極X1~Xnの各々に印加するとともに、放電維持パルスIPxの印加タイミングとはずれたタイミングにて正極性の放電維持パルスIPxを行電極Y1~Ynの各々に印加する。このように放電維持パルスIPx、IPyが交互に行電極対に印加され、壁電荷が残留している放電セル(点灯画素)は放電発光を繰り返す一方で、壁電荷が消滅した放電セル(消灯画素)は放電発光しない(維持放電期間)。

【0007】そして、全ての行電極X1~Xnに一斉に 消去パルスEPを印加して全放電セルの壁電荷を消去する (壁電荷消去期間)。以上のように、一斉リセット期間、アドレス期間、維持放電期間、壁電荷消去期間を1 つの表示サイクルとして、このサイクルを繰り返し行う ことにより、画像表示が行われる。

[0008]

【発明が解決しようとする課題】ところで、PDPを大型化または高精細化していくと行電極の配線長が長くなり、また電極幅が細くなり、行電極自体の配線抵抗が増大する。一方、維持放電期間において、各放電セルに流れる放電電流は放電維持パルスが印加されてから数100ナノsec程度経過するとほぼ流れなくなる。放電維持パルスのパルス間隔は、数マイクロsec程度であるため、維持放電期間において1つの行電極対上の選択された各放電セルがほぼ同時に放電を開始すると、瞬間的に大きな放

電電流が流れ、大きな電圧降下が生じ表示特性を悪化させる。また、PDPは、放電を行わせる駆動電圧の動作範囲が比較的狭く、大型化または高精細化していくと電極形状、誘電体層の厚さ等を正確に制御して製造することが困難であるため個々のパネルによって動作電圧、表示特性が異なってくる。

【0009】本発明は、上述した問題を解決するためになされたものであり、表示特性を個々のパネルに合わせて向上させ、また表示特性をパネル毎に適性状態に調整できるプラズマディスプレイパネルの駆動装置を提供することを目的とする。

[0010]

【課題を解決するための手段】本発明によるプラズマディスプレイパネルの駆動装置は、複数の行電極対と、行電極に交差して互いに平行に配列された複数の列電極と、行電極対に行電極駆動パルスを供給する第1駆動手段と、列電極に画素データパルスを供給する第2駆動手段を少なくとも備えたプラズマディスプレイパネルの駆動装置であって、行電極駆動パルス及び/又は画素データパルスの立ち上がりエッジのタイミング及び/又は立ち下がりエッジのタイミングを手動調整する調整手段を設けたことを特徴とする。

[0011]

【作用】上述した構成を有する本発明のプラズマディスプレイパネルの駆動装置によれば、行電極駆動パルス及び/又は画素データパルスの立ち上がりエッジのタイミングを手動調整する調整手段が設けられる。この調整手段により、個々のプラズマディスプレイパネルに適した立ち上がりエッジのタイミング及び/又は立ち下がりエッジのタイミングを有する行電極駆動パルス及び/又は画素データバルスが供給される。

【0012】尚、上述した請求項1に記載したプラズマデイスプレイパネルの駆動装置においては、請求項2に記載したように、上記駆動パルスを、上記行電極対に交互に印加される放電維持パルスとすることができる。或は、上記駆動パルスを、上記行電極対に一斉に印加されるリセットパルスとしても良い。または、行電極対の一方に順次印加されるプライミングパルス又は走査パルスとしても良い。

[0013]

【発明の実施の形態】次に、本発明に係るプラズマディスプレイパネルの駆動装置の実施の各形態例について、図面を参照しつつ説明する。図1は、本発明が適用される3電極構造の反射型ACPDPの構造を示している。先ず、この図1に示したACPDPの構造について、簡単に説明する。このACPDPは、図示のように、放電空間7を介して対向配置された一対のガラス基板21、22を備えている。これらガラス基板21、22のうちの表示面側のガラス基板21の内面には、互いに平行に

隣接配置された一対の行電極(維持電極)X、Yと、これら行電極X、Yを裂う壁電荷形成用の誘電体層25 と、この誘電体層25を覆うMgOから成る保護層26 とが、それぞれ設けられている。尚、上記行電極X、Yは、それぞれ幅の広い帯状の透明導電膜から成る透明電極24と、その導電性を補うために積層された幅の狭い帯状の金属膜から成るバス電極(金属電極)23とから構成されている。

【0014】一方、背面側のガラス基板22の内面上には、行電極X、Yと交差する方向に設けられ、放電空間27を区画する障壁30と、各障壁30間のガラス基板22上に行電極X、Yと交差する方向に配列された列電極(アドレス電極)Dと、各列電極及び障壁30の側面を覆う、所定の発光色の蛍光体層28とが、それぞれ設けられている。上記放電空間27には、ネオンに少量のキセノンを混台した放電ガスが封入されている。尚、上記の列電極及び行電極対の各交点において放電セル(画素)が形成される。

【0015】上述のように構成されるPDPを駆動させ るための、本発明の実施の第1の実施形態に係るプラズ マディスプレイパネルの駆動装置は、図2に示すように 構成されている。 すなわち、この図2において、同期分 離回路1は、供給された入力ビデオ信号中から水平及び 垂直同期信号を抽出してこれらをタイミングパルス発生 回路2に供給する。タイミングパルス発生回路2は、こ れら抽出された水平及び垂直同期信号に基づいた抽出同 期信号タイミングパルスを発生してこれをA/D変換器 3、メモリ制御回路5及び読出タイミング信号発生回路 7のそれぞれに供給する。A/D変換器3は、上記抽出 同期信号タイミングパルスに同期して入カビテオ信号を 1 画素毎に対応したデジタル画素データに変換し、これ をフレームメモリ4に供給する。又、メモリ制御回路5 は、上記抽出同期信号タイミングパルスに同期した書込 信号及び読出信号を上記フレームメモリ4に供給する。 【0016】上記フレームメモリ4は、かかる書込信号 に応じて、A/D変換器3から供給された各画素データ を順次取り込む。又、フレームメモリ4は、かかる読出 信号に応じて、このフレームメモリ4内に記憶されてい る画素データを順次読み出して次段の出力処理回路6へ 供給する。上記読出タイミング信号発生回路7は、放電 発光動作を制御するための各種タイミング信号を発生し てこれらを行電極駆動パルス発生回路10及び出力処理 回路6のそれぞれに供給する。上記出力処理回路6は、 上記読出タイミング信号発生回路7からのタイミング信 号に同期させて、上記フレームメモリ4から供給された 画素データを画素データパルス発生回路12に供給す る。

【0017】上記画索データバルス発生回路12は、上記出力処理回路6から供給される各画素データに応じた画素データパルスDPを発生して上記PDP(プラズマ

ディスプレイパネル)11の列電極D1~Dm に印加する。上記行電極駆動パルス発生回路10は、上記PDP11の全ての行電極対間に強制的に放電を励起せしめて後述する放電空間に荷電粒子を発生させるためのリセットパルスRP×及びRPyと、上記荷電粒子を再形成させるためのプライミングパルスPPと、画素データ書き込みのための走査パルスSPと、放電発光を維持するための維持パルスIP×、IPyと、壁電荷を消去させるための消去パルスEPと、をそれぞれ発生して、これら各パルスを上記読出タイミング信号発生回路7から供給された各種のタイミング信号に応じたタイミングにてPDP11の行電極X1~Xn及びY1~Ynに印加する。

【0018】手動調整手段13は、読出タイミング信号発生回路7から出力される各種タイミング信号の発生タイミングを個々のプラズマディスプレイパネルに応じて工場出荷段階で、手動調整するために設けられている。これにより、リセットバルス、プライミングパルス、走査パルス、放電維持パルスなどの行電極駆動パルス及び/又は画素データパルスの立ち上がりエッジ及び/又は画素データパルスが行電極駆動パルス及び/又は画素データパルスが行電極駆動パルス発生回路10及び/又は画素データパルス発生回路12から出力されるように調整される。

【0019】図3〜図5は、手動調整手段13により放電維持バルスの印加タイミングを調整した第1〜第3の駆動波形を示す。各図に示すように、PDP11は、リセット期間、アドレス期間、維持放電期間及び壁電荷消去期間で構成される1サブフレームを繰り返して表示を行うように構成されている。

【0020】リセット期間においては、全画素を一斉に初期化するために全行電極対に一斉に長時定数の第1リセットパルスRPx1,RPyが印加され、次いで第2リセットパルスRPx2が印加される。第1リセットパルスRPx2が印加される。第1リセットパルスを時定数の長いバルスとすることによりリセットが電を弱めてコントラストを向上させると共に第2リセットパルスの印加により全画素に蓄積される壁電荷量を揃えている。アドレス期間においては、前記行電極対の一方の行電極Yに走査パルス(選択消去パルス)SPを印加すると共に列電極Dに画素データパルスDPを印加して画素データに応じて選択的に壁電荷を消去して点灯画素(壁電荷が残留している画素)及び消灯画素(壁電荷が消去された画素)を選択する。尚、走査パルスSPの直前に放電空間内にプライミング粒子を再形成するためのプライミングパルスPPが行電極Yに印加される。

【0021】維持放電期間においては、行電極対X,Y に交互に放電維持パルスIPx,IPyを印加して点灯 画素及び消灯画素を維持する、すなわち、点灯画素のみ が放電発光を繰り返す。壁電荷消去期間においては、行 電極Yに消去パルスEPが一斉に印加され、全画素の壁 電荷が消去される。

【0022】図3では、手動調整手段13により、放電維持パルスの印加タイミングが調整され、放電維持パルスIPxの立ち下がり期間aと放電維持パルスIPyの立ち上がり期間cとを一致させると共に放電維持パルスIPyの立ち下がり期間dとをほぼ一致させている。このように放電維持パルスの印加タイミングを調整することにより、行電極対X,Yに加わる電圧が増大しかつ立ち上がりが急峻となり、結果として放電発光を強め、輝度を増加させることが可能となる。

【0023】図3の駆動波形では、放電維持パルスIP xの立ち下がり期間 a、立ち上がり期間 bと、放電維持パルスIP yの立ち上がり期間 c、立ち下がり期間 dとを時間的にほぼ一致させるように放電維持パルスの印加タイミングを手動調整した例を示したが、これに代えて放電維持パルスIP xの立ち下がり期間 aと放電維持パルスIP xの立ち上がり期間 bと放電維持パルスIP xの立ち上がり期間 bと放電維持パルスIP xの立ち上がり期間 bと放電維持パルスIP yの立ち下がり期間 dの一部が時間的に重なるように放電維持パルスの印加タイミングを手動調整するようにしても良い。この場合には、行電極対X,Yに加わる電圧の立ち上がりが比較的緩やかになるため、各放電セルの放電のタイミングが分散し、ピーク電流を抑制することが可能となる。

【0024】図4では、手動調整手段13により、放電維持パルスの印加タイミングが調整され、一方の放電維持パルス(IPx又はIPy)が立ち下がった直後に他方の放電維持パルス(IPy又はIPx)が立ち上がるように設定されている。

【0025】図5では、手動調整手段13により、放電維持パルスの印加タイミングが調整され、一方の放電維持パルス(IPy又はIPx)が立ち上がった直後に他方の放電維持パルス(IPx又はIPy)が立ち下がるように設定されている。

【0026】図4及び図5の駆動波形では、行電極対 X. Yに加わる電圧の立ち上がりがより一層緩やかにな るため、各放電セルの放電のタイミングを分散させ、ピ ーク電流を抑制する効果がより一層向上する。

【0027】図3~図5では、手動調整手段13により放電維持パルスの印加タイミングを調整した例を示したが、放電維持パルスSPの立ち上がりエッジ及び/又は立ち下がりエッジをシフトしてそのパルス幅を適性状態に設定し、あるいは第1リセットパルスRP×1、RPy、第2リセットパルスRP×2、プライミングパルスPP、走査パルス(選択消去パルス)SPの立ち上がりエッジ及び/又は立ち下がりエッジのタイミングを調整することにより、各パルスの印加タイミング及び/又はパルス幅を適性状態に設定しても個々のプラズマディス

プレイパネル毎にアドレスマージンを最適化することが 可能となる。

【0028】図6は、本発明の第2の実施形態に係るプラズマディスプレイパネルの駆動装置のブロック図を示す。本実施形態においても、手動調整手段13によりリセットパルス、プライミングパルス、走査パルス、放電維持パルスなどの行電極駆動パルス及び/又は画紫データパルスの立ち上がりエッジ及び/又は立ち下がりエッジのタイミングを調整する構成は図2の構成と同一であり、同一の構成部分については図2と同一の符号を付し、その説明は省略する。

【0029】第2の実施形態に係る駆動装置において、図2に示される第1の実施形態に係る駆動装置との相違点は、手動調整装置13によりリセットパルス、プライミングパルス、走査パルス、画素データパルス及び放電維持パルスの内の少なくとも1のパルスの振幅をも個々のプラズマディスプレイパネル毎に手動調整できるように構成した点である。すなわち、手動調整手段13からの調整信号を電源装置20,21に供給し、電源装置20,21から行電極駆動パルス発生回路11及び画素データパルス発生回路12に供給される電圧値(振幅)を変化させることにより、リセットパルス、プライミングパルス、走査パルス、画素データパルス及び放電維持パルスの電圧値(振幅)が個々のプラズマディスプレイパネル毎に最適化される(図7参照)。

【0031】上述の図3~図5及び図7の駆動波形では、選択消去アドレス法を用いた例を示したがこれに代えて選択書込みアドレス法を用いても良い。この選択書込みアドレス法では、リセット期間において、リセットパルスを全行電極対に印加して放電発光させ一旦全画素に壁電荷を蓄積した後消去パルスを全行電極対に印加して放電発光させ壁電荷を消却するようにして全画素を一斉に初期化し、アドレス期間において、行電極対の一方に走査パルス(選択書込みパルス)を印加すると共に列電極に画素データバルスを印加して画素データに応じて選択的に書込み放電発光させ点灯画素及び消灯画素を選択する。

[0032]

【発明の効果】上述した構成を有する本発明のプラズマ ディスプレイパネルの駆動装置によれば、個々のプラズ マディスプレイパネルに適した立ち上がりエッジのタイミング、立ち下がりエッジのタイミング及び振幅を有する行電極駆動パルス及び/又は画素データパルスが供給されるので、表示特性を個々のパネルに合わせて向上させることが可能となり、また表示特性をパネル毎に適性状態に調整でき、製造歩留まりが改善される。

【図面の簡単な説明】

【図1】本発明の各実施形態におけるプラズマディスプレイパネルの駆動装置で駆動されるPDPの構造を示す図である。

【図2】本発明の第1の実施形態に係るプラズマディスプレイパネルの駆動装置の構成を示す図である。

【図3】各種駆動パルスの印加タイミングの第1の調整 例を示す図である。

【図4】各種駆動パルスの印加タイミングの第2の調整 例を示す図である。

【図5】各種駆動パルスの印加タイミングの第3の調整例を示す図である。

【図6】本発明の第2の実施形態に係わるプラズマディスプレイパネルの駆動装置の構成を示す図である。


【図7】各種駆動パルスの印加タイミングの第4の調整 例を示す図である。

【図8】従来のPDP駆動装置における各種駆動パルスの印加タイミングを示す図である。


【符号の説明】

- 1 同期分離回路
- 2 タイミングパルス発生回路
- 3 A/D変換器
- 4 フレームメモリ
- 5 メモリ制御回路
- 6 出力処理回路
- 7 読出タイミング信号発生回路
- 10 行電極駆動パルス発生回路
- 11 PDP
- 12 画素データパルス発生回路
- 13 手動調整手段
- 21、22 ガラス基板
- 23 バス電極
- 24 透明電極
- 25 誘電体層
- 26 保護層
- 27 放電空間
- 28 蛍光体層
- 30 障壁







【図2】




【図3】




【図4】




【図5】




【図6】



【図7】







THIS PAGE BLANK (USPTO)

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

THIS PAGE BLANK (USPTO)